# MANUFACTURE OF SEMICONDUCTOR LIGHT-EMITTING ELEMENT

Publication number: JP60144985
Publication date: 1985-07-31

Inventor: KARUISHI MASAYOSHI

Applicant: FUJITSU LTD

Classification:

international; H01L21/301; H01L33/00; H01S5/00; H01S5/022;

H01S5/02; H01L21/02; H01L33/00; H01S5/00; (IPC1=7/)

H01L21/78 H01L33/00 H01S3/18

European: H01L33/00G\_H01S5/022


Application number: JP19830248251-19831230-Priority:number(s):- JP19830248251-19831230-


Report a data error here

### Abstract of JP60144985

PURPOSE:To manufacture a LED effectively by a method wherein array separating marks and chip separating marks are each formed to the surface and back of a laser wafer, and the wafer is separated along the array separating marks and formed to an array shape and separated under pressure.

CONSTITUTION:Rolling pressure is applied to a laser wafer 1 while upward directing the back electrode 7 side, cracking stress is applied only to separating marks 2 for arraying, and the wafer 1 is separated into a large number of arrays. Rolling pressure is applied to the single array while upward directing the surface electrode 3 side, craking stress is applied to marks 8 for separating into chips, and the array 1' is separated into the chips.





Data supplied from the esp@cenet database - Worldwide

# ⑩日本国特許庁(JP)

⑩特許出願公開

# ® 公 開 特 許 公 報 (A) 昭60 - 144985

@Int.Cl.1

識別記号

庁内整理番号

匈公開 昭和60年(1985) 7月31日

H 01 S 3/18 H 01 L 21/78 33/00 7377-5F 7131-5F 6666-5F

審査請求 有

発明の数 1 (全4頁)

❷発明の名称

半導体発光素子の製造方法

②特 願 昭58-248251

雅丰

②出 願 昭58(1983)12月30日

砂発 明 者 軽 石

川崎市中原区上小田中1015番地 富士通株式会社内

⑪出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

個代 理 人 弁理士 玉蟲 久五郎 外1名

# 明 細 書

1. 発明の名称 半導体発光素子の製造方法
 2. 特許請求の範囲

5. 発明の詳細な説明

技 術 分 野

本発明は、半導則レーザ素子が多数形成された ウエハ状半導体結晶をアレイ状ならびにチップ状 に分離する技術に関する。

従来技術

従来、半導体レーザのアレイ化ならびにチップ

分離化は、第1図に示すごとく、あらかじめ半導 体レーザ案子が各々の光放出方向をそろえて多数 形成されたウェハ状半導体結晶(以下レーザウェ ハと称する)1の最面上に選択メッキにより形成 された Au の PHS ( plated heat sink ) 電極 3 の パターンの間にチップ分離用のメサ構造4をエッ チング等によつて形成しておき、その後レーザウ エハ1をスクライパによりアレイ化用スクライブ ライン(キズ)2を形成し、該アレイ化用キス2 に沿つて一旦レーザウェハをアレイ状にした後第 2 図のようにアレイの各メサ湖 4 に対しカミソリ の刃5を当ててへき朗によりチップに分離形成し ている。なお、一般にアレイ化の後、紫子特性の 針側がアレイ内のレーザ索子について一度に行な われる。しかしながら、この方法ではレーザアレ イをチップにへき 朋分離する場合第2凶に示すよ うにノサ溝 4 (幅 20 ~ 30 дт) に対して少しで もカミソリの刃先が中心からズレてしまつたり(図 A)、又は刃先角度が f なる角度を有すると( 図 B)、そのへき開方向がずれて、分離形成されたチ

ップの形状は、第3図に示すごとく 電極パターン 内の一部を欠損するような形のもの、 さらにレー ザの共振器鏡を構成する端面 9 ( レーザ端面 9 と 略称する)の一部をも破壊したもの等多くの不良 案子が発生し易く、歩留りが非常に悪いものであ った。

# 発明の目的

本発明は、レーザウエハを一旦アレイ状に加工した後、得られたレーザアレイから容易にサイズのパラソキなくかつ形状に損傷のないレーザチツブの分離形成を行なうことを目的とする。

#### 発明の概要

本発明は、上記目的を達成するために半導体レーザウエハに表 底に分けてアレイ分離キズ及びチップ分離キズをスクライバにより 形成することにより、レーザウエハをアレイ分離キズに沿つて分離して一旦アレイ状に形成した後、 該アレイに対して **局**部的に 圧力を加えて 容易にチップ分 無を行なうものである。

発明の构成及び作用

イ化用分離キズ2にのみクラツキング応力を与え、 レーザウエハ1を多数のアレイに分離する。例え は1つのアレイには50のレーザ案子が形成され ており、これらを1度に計測することができる。 もし、レーザアレイが途中で欠けて小さなアレイ になつてしまうと、計測器へのセットや取出し回 数が多くなり面倒であり、アレイのピンセット等 による取扱い回数が多いとそれだけレーザ紫子を 損う可能性も多くなる。したがつて規格通りの長 さのフレイを得ることは重要である。この点に関 して本発明においてはアレイ分離用のキズ2を下 にし、これとほど平行なロール 10 をころがして ローリング圧力を加えるので(努る図参照)、キ ズ 2 にのみクラッキング応力が与えられ、他方背 面間値7の側(第6図のレーザウェハ1の上面) ・のチップ分離用のキズ8はロール 10 と 商 角 方向 に走つており、しかもローリング圧力が分離し難 い方向にからるからチップ分離用のキズ8に沿つ て割れることはなく、確実に所定長のアレイが形 成できる。しかる後、単独のアレイに対し第7四

以下、実施例とともに本発明を詳しく説明する。 猟 4'図において、レーザウエハ1(GaAs おるいは InPなどのウエハ)の各案子部には、表面側に選 択メッキにより Au の PHS 電極 (放熟用の厚いメ ツキ電極)るのパターンが形成されている。例え はPHS 電極 3 は 6 μm 位の Au 層で形成される。そ して PHS 電極るのパターンの間のレーザウェハ1 の表面にアレイ分離用のキズ2をスクライバによ つて形成する。該キス2はレーザ発子の光放出方 向6に直角方向に入れるが、光放出部9の上に当 たる部分は避ける。次にレーザウェハ背面を研修 加工して約 100 μm の厚さとし、第 5 図 に 示す・ご とくオーミツク磁板7(背面電板)を形成する。 そして背面電極1側に、チップ分離用ャズ8をス クライパにより形成する。なお、このアレイ分離 用のキズ2の形成は、背面電極1の形成前に行な つても良い。

以上のブロセス処理を施したレーザウエハ1に対し、最初第6回に示すように背面電低1側を上にしてローリング圧力を加えることにより、アレ

に示すように設面電極る側を上にしてローリングによる圧力を加え(ロール 10 をキズ 8 に平行に置いてころがす)、チツブ分離用のキズ 8 にクラッキング応力を与え、アレイ 1'をチップに分離する。なお、このチップ化をする際ローリング圧力以外に、カミソリの刃先により軽く加圧するだけでも同様のチップ分離が行なえる。

本発明により得られるチップ形状は、第8図に示すようにレーザ光取出端値がきれいにへき開されてかつこれと直交する端面もきれいに分離されている。

なお、以上の例では第1図に示しているメサ福を形成していないが、レーザウエハ最面側に第1図と同様にメサ海4を形成したレーザウエハについても全く同様に本発明が適用できる。なお、このときメサ海はアレイ内の各案子の計測時の電気的分離に用いることができる。メサ海4はたとえり全型をしたもので第6図,第1図のローリング加圧によつてメサ海4に沿つて割れることはない。

# 発明の効果

以上のごとく、本発明によれば正確にレーザウエハをアレイに分離することができ所定長のアレイが得られるので素子の計測が容易であり、取扱上の損傷が生ずる可能性が小さくなる。またチップ分離も良好に行なうことができレーザ端面を乱すことがなく不良素子が生ずる可能性を大幅に小さくできる利点がある。

#### 4. 図面の簡単な説明

第1図は従来のレーザウエハの斜視図、第2図A,Bはそれぞれ従来のチップ分離の説明図、第3図は従来のチップ分離後の案子形状を示す説明図、第4図及び第5図は本発明におけるレーザウエハのそれぞれ4社表側、B社英側の斜視図、第6図及び第7図は本発明におけるそれぞれアレイ分離及びチップ分離の説明図、第8図は本発明によりチップ分離された素子の斜視図。

第4図。第5図において、

1 … レーザウエハ

2…アレイ分離用のキズ

3 ··· PHS 電極

6 … 光放出方向

7…背面電極(オーミツク電極)

8 … チップ分離用のキズ

符許出師人 富士通株式会社 代理人 弁理士 玉蟲久五郎(外1名)

